Details
| Originalsprache | Deutsch |
|---|---|
| Erscheinungsort | München |
| Seitenumfang | 177 |
| Publikationsstatus | Veröffentlicht - 2021 |
Publikationsreihe
| Name | Informationstechnik |
|---|
Abstract
In dieser Arbeit wird eine Methodik zur Analyse der Verlustleistung und des thermischen Verhaltens programmierbarer Prozessoren in einem frühen Entwurfsstadium erarbeitet, die die FPGA-Emulation konsequent zur Beschleunigung der notwendigen Berechnungen anwendet. Auf Basis der Hybrid Functional Level/Instruction Level Power Analysis werden Verlustleistungsmodelle abgeleitet. Außerdem wird die Emulation mit einem Verfahren zur Berechnung der Wärmeverteilung gekoppelt. Die Vorhersage der Temperaturverteilung ermöglicht es, temperaturkritische Schaltungsteile zu identifizieren sowie den Einfluss von Modifikationen auf die Temperaturverteilung zu untersuchen.
Die Methodik ergänzt somit das Spektrum von Entwurfswerkzeugen im Bereich der Electronic Design Automation. Sie eröffnet ein breites Optimierungspotential von der Architekturebene bis hin zur algorithmischen Ebene. Der Einfluss von Optimierungen auf Hardware-Ebene und auf Software-Ebene wird für verschiedene Prozessoren aufgezeigt und quantifiziert.
Zitieren
- Standard
- Harvard
- Apa
- Vancouver
- BibTex
- RIS
München, 2021. 177 S. (Informationstechnik).
Publikation: Buch/Bericht/Sammelwerk/Konferenzband › Monografie › Forschung › Peer-Review
}
TY - BOOK
T1 - Methodik zur FPGA-basierten Analyse und Optimierung der Verlustleistung und des thermischen Verhaltens von eingebetteten Prozessoren
AU - Hesselbarth, Sebastian
N1 - Dissertation
PY - 2021
Y1 - 2021
N2 - Der Bedarf an Rechenleistung hat den Schwerpunkt der Optimierung deutlich von Geschwindigkeit und Durchsatz zu Flexibilität und Energieeffizienz verschoben. Neben der statischen und dynamischen Verlustleistung tritt dabei auch die Berücksichtigung der Wärmeentwicklung in den Vordergrund. Die Berechnung der Verlustleistung von Prozessoren im Entwurfsstadium basiert auf der zeitaufwändigen Simulation der technologieabhängigen Standardzell-Netzliste, aus der die Verlustleistung berechnet werden kann. Die langsame Simulation macht eine Optimierung der Verlustleistung unter Berücksichtigung der Zielanwendung nahezu unmöglich. Dem hingegen hat die Leistungsfähigkeit von FPGAs zugenommen und die Emulation wird zur Beschleunigung der funktionalen Verifikation genutzt. Eine Beschleunigung der Verlustleistungsschätzung kann aber nur durch Verlustleistungsmodelle auf höheren Abstraktionsebenen erreicht werden.In dieser Arbeit wird eine Methodik zur Analyse der Verlustleistung und des thermischen Verhaltens programmierbarer Prozessoren in einem frühen Entwurfsstadium erarbeitet, die die FPGA-Emulation konsequent zur Beschleunigung der notwendigen Berechnungen anwendet. Auf Basis der Hybrid Functional Level/Instruction Level Power Analysis werden Verlustleistungsmodelle abgeleitet. Außerdem wird die Emulation mit einem Verfahren zur Berechnung der Wärmeverteilung gekoppelt. Die Vorhersage der Temperaturverteilung ermöglicht es, temperaturkritische Schaltungsteile zu identifizieren sowie den Einfluss von Modifikationen auf die Temperaturverteilung zu untersuchen.Die Methodik ergänzt somit das Spektrum von Entwurfswerkzeugen im Bereich der Electronic Design Automation. Sie eröffnet ein breites Optimierungspotential von der Architekturebene bis hin zur algorithmischen Ebene. Der Einfluss von Optimierungen auf Hardware-Ebene und auf Software-Ebene wird für verschiedene Prozessoren aufgezeigt und quantifiziert.
AB - Der Bedarf an Rechenleistung hat den Schwerpunkt der Optimierung deutlich von Geschwindigkeit und Durchsatz zu Flexibilität und Energieeffizienz verschoben. Neben der statischen und dynamischen Verlustleistung tritt dabei auch die Berücksichtigung der Wärmeentwicklung in den Vordergrund. Die Berechnung der Verlustleistung von Prozessoren im Entwurfsstadium basiert auf der zeitaufwändigen Simulation der technologieabhängigen Standardzell-Netzliste, aus der die Verlustleistung berechnet werden kann. Die langsame Simulation macht eine Optimierung der Verlustleistung unter Berücksichtigung der Zielanwendung nahezu unmöglich. Dem hingegen hat die Leistungsfähigkeit von FPGAs zugenommen und die Emulation wird zur Beschleunigung der funktionalen Verifikation genutzt. Eine Beschleunigung der Verlustleistungsschätzung kann aber nur durch Verlustleistungsmodelle auf höheren Abstraktionsebenen erreicht werden.In dieser Arbeit wird eine Methodik zur Analyse der Verlustleistung und des thermischen Verhaltens programmierbarer Prozessoren in einem frühen Entwurfsstadium erarbeitet, die die FPGA-Emulation konsequent zur Beschleunigung der notwendigen Berechnungen anwendet. Auf Basis der Hybrid Functional Level/Instruction Level Power Analysis werden Verlustleistungsmodelle abgeleitet. Außerdem wird die Emulation mit einem Verfahren zur Berechnung der Wärmeverteilung gekoppelt. Die Vorhersage der Temperaturverteilung ermöglicht es, temperaturkritische Schaltungsteile zu identifizieren sowie den Einfluss von Modifikationen auf die Temperaturverteilung zu untersuchen.Die Methodik ergänzt somit das Spektrum von Entwurfswerkzeugen im Bereich der Electronic Design Automation. Sie eröffnet ein breites Optimierungspotential von der Architekturebene bis hin zur algorithmischen Ebene. Der Einfluss von Optimierungen auf Hardware-Ebene und auf Software-Ebene wird für verschiedene Prozessoren aufgezeigt und quantifiziert.
M3 - Monografie
SN - 978-3-8439-4693-3
T3 - Informationstechnik
BT - Methodik zur FPGA-basierten Analyse und Optimierung der Verlustleistung und des thermischen Verhaltens von eingebetteten Prozessoren
CY - München
ER -